심텍, ECTC 2026서 유리기판 신뢰성 연구 발표
스크롤 이동 상태바
심텍, ECTC 2026서 유리기판 신뢰성 연구 발표
이 기사를 공유합니다
TGV 설계 변수 분석 통해 차세대 반도체 패키징 기술 방향 제시
심텍 연구소 김재성 책임 발표사진
심텍 연구소 김재성 책임 발표사진

심텍이 미국 플로리다 올랜도에서 열리고 있는 반도체 패키징 분야 국제 학술행사 ‘ECTC 2026(Electronic Components and Technology Conference)’에서 유리기판 관련 연구 결과를 발표했다고 28일 밝혔다. 이번 발표는 차세대 반도체 패키징 소재로 주목받는 유리기판의 신뢰성 특성을 분석한 학술 연구다.

심텍은 “Thermal Stress Reliability Optimization of TGV Density, Size, and Material Engineering for Glass based Advanced Substrate Technology(유리 기반 첨단 기판 기술에서 TGV 구조의 밀도·크기·재료 설계에 따른 열응력 신뢰성 최적화 연구)”를 주제로 연구 결과를 공개했다. 연구는 반도체 패키징 기술 동향을 분석하고 관련 분야에 대한 학술적 이해를 확대하기 위한 선행 연구 차원에서 진행됐다.

유리기판은 반도체 고집적화와 고성능화 흐름 속에서 차세대 패키징 소재 가운데 하나로 논의되고 있다. 이번 연구는 유리기판의 열 스트레스 환경에서 나타나는 기초적인 신뢰성 특성을 중심으로 진행됐다.

심텍 연구개발팀은 유한요소해석(FEA·Finite Element Analysis)을 기반으로 시뮬레이션을 수행해 유리기판 내 TGV(Through-Glass Via) 밀도와 직경, 재료 등 설계 변수에 따른 응력 분포 영향을 분석했다. 이를 통해 열 스트레스 환경에서 응력 영향을 최소화할 수 있는 설계 방향과 아이디어를 도출하고 검증했다.

회사 측은 이번 연구가 유리기판의 응력 거동 특성을 심층적으로 분석하고, 고신뢰성 유리기판 구현 가능성을 학술적으로 검토했다는 점에서 의미가 있다고 설명했다.

반도체 패키징 기술은 반도체 칩을 보호하고 다른 부품과 신호·데이터를 주고받을 수 있도록 연결해 실제 제품에서 사용할 수 있게 만드는 공정 기술이다. 현재 패키징 기술이 중요한 이유는 AI(인공지능) 반도체와 고성능 컴퓨팅(HPC), 데이터센터 시장이 커지면서 칩 성능과 데이터 처리 속도 요구가 급격히 높아지고 있기 때문이다. 칩 자체 성능뿐 아니라 여러 칩을 얼마나 효율적으로 연결하느냐가 중요해졌다.

한편 IEEE가 주관하는 ECTC는 전자부품·패키징 분야의 대표적인 국제 학술행사로 꼽힌다. 올해 행사는 5월 26일부터 29일까지 미국 올랜도 JW 메리어트 & 리츠칼튼 그랜드 레이크스 리조트에서 진행되고 있다.

이 기사를 공유합니다
댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.
메인페이지가 로드 됐습니다.
가장많이본 기사
칼럼/수첩/발언대/인터뷰
방송뉴스 포토뉴스
오피니언  
연재코너  
지역뉴스
공지사항
손상윤의 나사랑과 정의를···
뉴스타운TV 기사보기